真正理解阻塞逻辑赋值与非阻塞逻辑赋值 |
您所在的位置：网站首页 › Verilog 时序逻辑电路if判断是的值 › 真正理解阻塞逻辑赋值与非阻塞逻辑赋值 |
|
真正理解阻塞逻辑赋值与非阻塞逻辑赋值
参考文献项目简述举例说明正确代码可综合代码测试代码仿真结果
错误代码可综合代码仿真结果
总结
参考文献
[1]、数字芯片实验室（微信公众号） 项目简述因为最近参加Xilinx暑假计划比较忙，已经很久没写文章了，这篇博客我们将重点讲述Verilog中阻塞逻辑赋值‘=’、非阻塞逻辑赋值‘ if (check_sum& 0x80) { check_sum = (check_sumdata[6:0],1'b0}^({8{data[7]}} & 8'h31); else check_sum = {check_sum[6:0],1'b0}^({8{check_sum[7]}} & 8'h31); else check_sum = 8'd0; always @(posedge sclk) check_sum_en check_sum[6:0],1'b0}^({8{check_sum[7]}} & 8'h31); else check_sum |
今日新闻 |
点击排行 |
|
推荐新闻 |
图片新闻 |
|
专题文章 |
| CopyRight 2018-2019 实验室设备网 版权所有 win10的实时保护怎么永久关闭 |